Từ bỏ 4F², sản xuất hàng loạt HBM4, tăng tốc G11 NAND... hội thảo kỹ thuật của Micron (MU.US) công bố lộ trình, JPMorgan duy trì xếp hạng "tăng mua"

VietnamBiz APP nhận được thông tin, báo cáo nghiên cứu mới nhất của JPMorgan chỉ ra rằng, tại hội thảo trực tuyến về công nghệ dành cho nhà đầu tư diễn ra vào ngày 21 tháng 10, Micron Technology (MU.US) đã trình bày chi tiết những đổi mới công nghệ mới nhất cùng kế hoạch dài hạn cho ba dòng sản phẩm cốt lõi là DRAM, HBM và NAND. Nhóm phân tích đứng đầu bởi Harlan Sur của ngân hàng đánh giá lộ trình công nghệ của Micron rõ ràng và có tính tiên đoán, hứa hẹn tiếp tục hưởng lợi từ sự bùng nổ nhu cầu lưu trữ do AI thúc đẩy, vì vậy duy trì đánh giá "tăng tỷ trọng" cho cổ phiếu của họ.

Kiên trì kiến trúc DRAM 6F², đồng thời phát triển song song DRAM 3D

JPMorgan cho biết trong báo cáo, về tiến hóa kiến trúc DRAM, Micron đã phản hồi rõ ràng trước tranh cãi trong ngành về lộ trình công nghệ 6F² và 4F². Micron xác nhận rằng thế hệ DRAM tiếp theo sẽ tiếp tục sử dụng kiến trúc 6F² thay vì 4F². Công ty tự tin duy trì vị thế dẫn đầu về tiêu thụ điện năng và hiệu suất nhờ thu nhỏ nút và đổi mới quy trình nghiêm ngặt cùng tối ưu hóa cấp độ sản phẩm.

Micron tiết lộ, nghiên cứu về DRAM 4F² đã kéo dài khoảng 20 năm, nhưng cuối cùng quyết định không sử dụng vì kiến trúc này làm gia tăng độ phức tạp trong quy trình, chi phí cao hơn, và công ty cho rằng lợi ích thu nhỏ không đáng kể.

JPMorgan đã nêu chi tiết về ba thách thức chính của kiến trúc 4F² trong sản xuất: Thứ nhất, kiến trúc này cần quy trình lắng đọng và khắc sâu hơn, tăng đáng kể tỷ lệ lỗi sản xuất; Thứ hai, 4F² yêu cầu dung sai quy trình nghiêm ngặt hơn (như đăng ký, căn chỉnh), gây áp lực lớn cho khả năng sản xuất và tỷ lệ thành phẩm tốt; Cuối cùng, kiến trúc này dễ gây ra hiệu ứng “Floating Body”, dẫn đến điện tích bị mắc kẹt trong kênh transistor, làm giảm hiệu suất và gây ra hiện tượng rò rỉ điện.

Ngoài ra, Micron cũng phản bác quan điểm cho rằng 4F² vượt trội hơn về mật độ, nhấn mạnh mật độ bit của DRAM cuối cùng được quyết định bởi Khoảng cách tụ điện (Capacitor Pitch), chứ không phải bởi Khoảng cách liên kết (Interconnect Pitch) ở lớp nền.

Theo lộ trình đã công bố, trong các thế hệ DRAM tiếp theo, Micron sẽ tiếp tục sử dụng kiến trúc phẳng dựa trên 6F² (dự kiến đến năm 2030), đồng thời phát triển song song công nghệ DRAM 3D.

Lộ trình HBM mở rộng toàn diện, tập trung vào tùy biến và xếp chồng dọc

Ở lĩnh vực HBM được quan tâm, Micron cho biết HBM4 đã bước vào giai đoạn sản xuất hàng loạt, tiến trình leo dốc suôn sẻ, còn HBM4E thế hệ tiếp theo đã xuất hiện trong lộ trình, và năm nay công ty đang gửi mẫu cho các khách hàng trọng điểm.

Nhìn về tương lai, Micron kỳ vọng HBM tiêu chuẩn và HBM tùy biến sẽ tồn tại lâu dài cùng nhau. HBM tùy biến tích hợp IP bộ nhớ với IP logic vào die cơ sở (Base Die), cho phép hợp tác thiết kế sâu hơn với khách hàng. Đội ngũ Micron chỉ ra, các sản phẩm tiêu chuẩn JEDEC HBM và HBM tùy biến trong tương lai đều sẽ sử dụng quy trình bán dẫn, trong đó HBM4E dựa vào yêu cầu cao về tốc độ, tiêu thụ điện và tính năng, sẽ cần quy trình CMOS tiên tiến hơn.

Bên cạnh HBM tiêu chuẩn và HBM tùy biến, Micron còn nhấn mạnh hai kiến trúc bộ nhớ lâu dài quan trọng là HBM dọc (Vertical HBM) và bộ nhớ suy luận biên dọc (vEIM). Vertical HBM đặt bộ nhớ ngay phía trên bộ xử lý, rút ngắn quãng đường giữa lưu trữ và tính toán, nâng cao băng thông; còn vEIM dùng phương pháp tương tự nhưng tối ưu cho các kịch bản AI biên tiêu thụ điện thấp (Vertical HBM tập trung vào băng thông cao, vEIM tập trung vào tiêu thụ điện thấp).

Micron nhấn mạnh, kỹ thuật kết nối lai, số tầng xếp chồng cao hơn, quản lý nhiệt tiên tiến và hợp tác thiết kế khách hàng ngày càng quan trọng trong lộ trình HBM. Tuy nhiên, cùng với sự phát triển của HBM, Vertical HBM và vEIM, so với DRAM tiêu chuẩn, các sản phẩm này tiêu thụ nhiều wafer hơn, đồng nghĩa tỷ số quy đổi wafer-bit tiếp tục chịu áp lực.

NAND nâng cấp vượt thế hệ lên G11, sản phẩm cấp AI mở rộng thị trường

Tại lĩnh vực NAND, sau ba thế hệ dẫn đầu từ G7 đến G9, Micron sẽ trực tiếp nhảy lên G11 tối ưu cho workload AI. So với G9, G11 đặt mục tiêu tăng gấp đôi mật độ bit, tăng tối đa 1.5 lần tốc độ I/O, tiết kiệm trên 25% năng lượng truyền tải dữ liệu trên mỗi bit, với số tầng xếp chồng vượt 400.

Node G11 cũng đánh dấu Micron lần đầu ứng dụng kỹ thuật kết nối wafer-on-wafer trong sản xuất NAND. Công ty kỳ vọng G11 sẽ tăng sản lượng vào nửa cuối năm 2027, và dự định công bố thêm chi tiết vào năm sau. Ngoài ra, Micron cũng sẽ tiếp tục thu nhỏ sau G11 nhờ vật liệu mới và kiến trúc đơn vị mật độ cao hơn.

Ở cấp sản phẩm, Micron đang xây dựng hai loại NAND cấp AI: Một là thiết kế SLC tốc độ cao (cung cấp 25 triệu đến 100 triệu IOPS), chuyên phục vụ GPU trong các nhiệm vụ tìm kiếm vector và truy xuất bối cảnh AI với khối dữ liệu nhỏ khổng lồ; Hai là sử dụng TSV xếp chồng các die NAND trên chip logic, cho phép đặt trọng số mô hình, bối cảnh dài và cache KV gần bộ tăng tốc hơn (không phải trực tiếp cạnh GPU, vì Micron cho rằng điều này không có lợi ích). Với chi phí cao, Micron đang cùng khách hàng phát triển sản phẩm thứ hai, dự kiến tỷ lệ chiếm thị trường của hai sản phẩm sẽ khác nhau theo thị trường đầu cuối.

Về SSD trung tâm dữ liệu, Micron đã là hãng đầu tiên sản xuất hàng loạt SSD PCIe Gen6 và xuất xưởng ổ cứng 245TB, node tiên tiến giúp giảm chi phí mỗi bit hứa hẹn thúc đẩy tăng trưởng ổ cứng dung lượng cao. JPMorgan cho rằng lộ trình NAND của Micron giúp họ tận dụng tối đa sự tăng trưởng nhu cầu lưu trữ do AI thúc đẩy, cũng như giữ vững hoặc mở rộng thị phần top 3 eSSD doanh nghiệp toàn cầu.

Tăng cường hợp tác khách hàng và nghiên cứu dài hạn, công cụ AI tăng hiệu quả vượt trội

Micron trình bày chi tiết về sự chuyển đổi lớn trong mô hình hợp tác khách hàng. So với 3-4 năm trước, hợp tác hiện tại bắt đầu ngay từ giai đoạn ý tưởng, xuyên suốt thiết kế chung, chứng nhận và đến khi sản xuất hàng loạt, bao gồm cả dự án tùy biến với nhiều nhà cung cấp dịch vụ đám mây (CSP). Ví dụ, Micron đang tùy chỉnh LPDDR6 cho Meta (META.US) phục vụ triển khai trung tâm dữ liệu; Weka cũng chuyển từ công ty đầu tư của Micron Ventures sang đối tác thương mại.

Về R&D, Micron đã đầu tư dài hạn ở ba khung thời gian: Thứ nhất, cam kết đầu tư 550 triệu đô vào Micron Ventures trong vòng 3-10 năm; Thứ hai, hợp tác cùng Albany NanoTech/NY CREATES trong 5-10 năm phát triển lộ trình High-NA EUV và quang khắc dành cho DRAM; Thứ ba, công bố vào mùa hè năm nay một phòng thí nghiệm nghiên cứu Micron trị giá 10 tỷ đô hướng tới chu kỳ trên 10 năm.

Ngoài ra, Micron đang triển khai AI toàn diện cho toàn bộ chu kỳ phát triển, từ nghiên cứu sớm đến nhà máy wafer. Dữ liệu cho thấy, ở bộ điều khiển SSD trung tâm dữ liệu mới nhất, thiết kế chip và xác minh hỗ trợ AI giúp rút ngắn thời gian tape-out một nửa so với thế hệ trước; firmware sinh ra bởi AI, phân tích nguyên nhân gốc và lựa chọn kiểm thử thông minh giúp giảm 60% quãng đường để SSD trung tâm dữ liệu đạt silicon sẵn sàng cho khách hàng.

Mục tiêu của Micron là tăng tốc gấp đôi con đường từ đổi mới đến sản xuất hàng loạt (HVM), và đang tăng cường hợp tác với nhà cung ứng ở lĩnh vực quang khắc, đóng gói/kết nối lai cũng như xử lý màng mỏng. JPMorgan đánh giá nỗ lực này rất quan trọng cho năng lực vận hành song song nhiều dự án của Micron.